Simulación con Vivado 2016.4: Cómo encontrar errores de sintaxis VHDL

Comments